Intel ha messo nero su bianco una nuova architettura di memoria ad alta banda pensata per alleggerire uno dei vincoli più costosi dell'infrastruttura AI: il packaging della HBM tradizionale. La domanda di brevetto, pubblicata il 2 luglio 2026 e depositata il 26 dicembre 2024, descrive una soluzione chiamata cross-batch memory, o XBM, progettata per mantenere un'impronta comparabile a HBM4 ma con un'impostazione diversa per celle, interconnessioni e riparabilità.
Il punto tecnico centrale è l'abbandono del costoso silicon interposer, l'elemento che nelle soluzioni HBM convenzionali collega il pacchetto di memoria al die di calcolo tramite un'interfaccia parallela molto ampia. Intel propone invece uno stack di memoria più compatto, basato su transistor nel back-end-of-line e collegamenti seriali UCIe, con l'obiettivo di ridurre complessità di assemblaggio, dimensioni del package e impatto dei difetti produttivi.
Nell'architettura descritta, ogni die integra celle DRAM 1T1C fabbricate nel back-end-of-line, cioè nella pila di metalli e via sopra il livello tradizionale dei transistor. I die sono collegati da canalizzazioni TSV e connessioni ad alta banda su entrambi i lati. La documentazione indica die da circa 1,5 GB, con 768 datablock disposti in una griglia 32 per 24, organizzati in otto canali con otto sottocanali ciascuno. Lo stack può salire a otto livelli e scalare fino a 16.
La differenza rispetto alla HBM classica emerge soprattutto nel modo in cui i dati escono dalla memoria. Le soluzioni HBM impilano die DRAM verticalmente sopra un die logico di base, usano TSV interni e comunicano con il processore attraverso un'interfaccia parallela larghissima, nell'ordine di 1.024 bit per stack. Questa larghezza consente la banda elevata, ma obbliga a instradare un numero enorme di connessioni attraverso l'interposer, con costi e difficoltà crescenti man mano che gli acceleratori AI chiedono più dati.
XBM cambia l'equilibrio serializzando il traffico su bundle Universal Chiplet Interconnect Express a 32 GT/s. Il die di base gestisce la conversione seriale/parallela e indirizza l'I/O verso il die di calcolo, trasformando la memoria in un blocco più coerente con il paradigma chiplet. Il limite indicato è altrettanto chiaro: 32 GT/s rappresenta il tetto attuale della specifica UCIe, quindi l'interfaccia lavora già al massimo previsto, senza un margine evidente di crescita sulla sola velocità di collegamento.
Un'altra parte consistente del progetto riguarda la capacità di riparare difetti dopo l'assemblaggio. Il die di base include canali di riserva, logica di built-in self-repair, funzioni di decode e debug, oltre a quattro sottocanali di array ridondanti utilizzabili come riserva per i die superiori. In uno stack alto, dove anche piccoli difetti possono incidere sulla resa, questa impostazione punta a recuperare parti altrimenti inutilizzabili e a migliorare l'economia complessiva del package.
Il brevetto dedica spazio anche al montaggio fisico. Intel descrive strutture memory-on-package e configurazioni a overhang inverso pensate per ridurre l'altezza verticale dello stack. Il memory-on-package convenzionale può aggiungere 300-350 micrometri; la proposta mira a rimuovere lo stiffener normalmente usato per controllare la deformazione e ad alimentare direttamente la DRAM dal regolatore di tensione. Qui si concentra la parte più concreta dell'idea di package più piccolo e meno costoso.
XBM non va confusa con ZAM, la Z-Angle Memory che Intel sta sviluppando con la controllata SoftBank SAIMEMORY e che sarà presentata al VLSI Symposium 2026. ZAM lavora sul bonding, con uno stack a nove livelli di DRAM sostanzialmente convenzionale e silicio molto sottile tra i livelli, mentre XBM interviene sulla cella DRAM e sull'interfaccia. Le due direzioni indicano un lavoro parallelo sul collo di bottiglia della memoria: meno dipendenza dall'interposer, più integrazione verticale e maggiore attenzione alla resa produttiva.
Per le imprese che stanno costruendo o acquistando capacità AI, il messaggio è soprattutto infrastrutturale. La corsa non riguarda solo GPU e acceleratori, ma anche il modo in cui la memoria riesce ad alimentare quei chip senza diventare il costo dominante o il limite prestazionale. XBM resta una proposta brevettuale, non un prodotto annunciato, ma fotografa bene la direzione della ricerca: memoria più vicina al calcolo, packaging più semplice e architetture pensate fin dall'origine per sistemi chiplet.